Travaux Pratiques Architecture Des Ordinateurs

Université de Savoie
Module I621

Travaux Pratiques
Architecture des Ordinateurs

Sylvain MONTAGNY
sylvain.montagny@univ-savoie.fr
Bâtiment chablais, bureau 13
04 79 75 86 86

TP1 : Simulation des mémoires caches et du pipeline d’un processeur
TP 2 : Application sur cible à microprocesseurs (1)
TP 3 : Application sur cible à microprocesseurs (2)

Retrouver tous les documents nécessaires au TP surle site
www.master-electronique.com

Université de Savoie
Module I621
Architecture des Ordinateurs

TP1
Simulation de mémoire cache et pipeline
Objectifs : Comprendre le déroulement d’un logiciel dans une architecture à microprocesseur.
Un compte rendu sera remis avec pour consignes :
 Format PDF en un seul fichier.
 Le nom du fichier sera : I621-TPx-Nombinome1-Nombinome2.pdf
 Envoyé àsylvain.montagny@univ-savoie.fr
Votre compte rendu sera bien reçu seulement si vous avez un message de confirmation de
notre part. Les parties recopiées entres binômes ne seront pas corrigées.

1. Présentation
1.1. Objectifs
Nous allons travailler sur une architecture MIPS 32 bits (Microprocessor without Interlocked
Pipeline Stages). L'architecture MIPS est une architecture de processeur de type RISC(Reduced Instruction Set Computer). Son architecture est une référence. Les processeurs
fabriqués selon cette architecture sont surtout utilisés dans les systèmes embarqués.
L’objectif n’est pas d’étudier cette architecture en particulier, ni d’étudier le jeu d’instruction
de ce processeur. Néanmoins nous allons examiner le déroulement d’un logiciel à l’aide d’un
simulateur d’architecture MIPS32.Ceci nous permettra de mieux comprendre l’organisation
et l’exécution du code pour le microprocesseur.
Vous pouvez parcourir le site web www.mips.com, pour visualiser quelques applications des
microprocesseurs MIPS.

1.2. Présentation du simulateur MARS
“MARS is a software simulator for the MIPS assembly language intended for educational use.
We will explore the capabilities of MARS release 3.2.1.MARS may be downloaded from
www.cs.missouristate.edu/MARS.“

2. Prise en main de l’environnement
Remarques : Certaines questions relèvent plus de la culture générale. Vous pourrez à juste
titre chercher des informations sur Internet à ce sujet.

>Lancer Mars.jar, dont l’application est codée en JAVA.
>Ouvrir le code assembleur “row-major.asm”
>Assembler le code (Run>Assemble)







L’iconepermet de lancer l’exécution du programme jusqu’à la fin. En utilisant
cette fonction vous observez le surlignement jaune qui montre l’adresse du programme
en cours d’exécution. Les valeurs du programme qui sont calculées apparaissent dans
le segment de donnée.
L’icone
permet de faire un reset du programme et des valeurs de l’ensemble des
registres du simulateur.
L’icone
permet d’exécuter uneinstruction après l’autre. Autrement dit, de faire de
l’exécution pas à pas. Cette fonction est complété par l’icône
, qui permet de
revenir d’un pas : “single-step backwards”.
Le processeur utilise un adressage par octet. Vous pouvez changer le format de
visualisation du contenu des adresses et des adresses en hexadécimal ou en décimal :
.

Dans le logiciel MARS, ajuster le « run speed » :
de voirl’évolution de l’algorithme en fonction du temps.

afin d’avoir le temps

Dans la présentation du “segment de code” (Text segment en anglais) vous avez les colonnes
suivantes :

Q1. Précisez ce que chacune des colonnes contiennent. Vous prendrez un exemple en
étudiant la ligne de code 41 du programme. Vous vous aiderez de la documentation en
annexe. Tout doit pouvoir être justifié :
loop:

mult

$s0,$t1

Q2. Quel est le registre du microprocesseur qui spécifie l’adresse de la prochaine
instruction à exécuter dans le logiciel. Quelle est la valeur de ce registre au Reset? Est-ce
logique par rapport à l’implantation de votre programme en mémoire ?
Q3.

Qu’est ce que le « text segment » et le « data segment » ?

Q4. Expliquez les cases :
dans le « data segment ».
Q5. Sachant que le processeur...