Syst`me d’acquisition et e d’affichage des mesures de temp´rature et e d’hygrom´trie d’un capteur e

Introduction

Le projet N3, intitul´ “Banc pour l’´tude de la r´gulation de temp´rature dans une habitae e e e tion”, implique la conception d’un module “Acquisition et affichage de la temp´rature”. Dans le e cadre du d´veloppement de ce module, nous faisons appel ` une carte ´lectronique, munie d’un e a e circuit logique programmable FPGA. Le VHDL, langage de description mat´riel, nous permet e de configurer ce dernier. Ce rapport est une synth`se du travail r´alis´ en VHDL. L’´tude et la r´alisation du syst`me e e e e e e ont ´t´ divis´es en deux parties : “Gestion capteur” et “Roms et Affichage”. Nous aboree e derons tout d’abord le fonctionnement d´taill´ de chacune des parties, de mani`re ` faciliter e e e a la compr´hension du syst`me par une personne non sp´cialiste. Nous pr´senterons ensuite les e e e e r´sultats de la synth`se logique, r´alis´e avec l’outil Synplify Pro, ainsi que ceux du placement e e e e routage, effectu´ sous Quartus. En guise de conclusion, nous dresserons un bilan de ce projet e en abordant les probl`mes rencontr´s et les solutions apport´es, tant sur le plan technique que e e e sur le plan humain.

3

2

Pr´sentation du syst`me complet e e

Figure 1 – D´composition structurelle du syst`me complet e e

Le syst`me est compos´ d’un bloc “Gestion Capteur” et d’un bloc “Roms et Affichage”, dont e e les fonctionnements seront d´taill´s par la suite. “Gestion Capteur” permet de communiquer e e avec le capteur et fournit les informations n´cessaires ` l’affichage des donn´es au bloc “Roms e a e et Affichage”. Les signaux d’interface entre les deux blocs sont d´taill´s ci-dessous : e e Nom SOT SOrH new mesT new mesH CLOCK 100 Taille 14 bits 12 bits 1 bit 1 bit 1 bit Description Donn´e de temp´rature e e Donn´e d’hygrom´trie e e Signal informant qu’une nouvelle mesure de temp´rature a ´t´ effectu´e e ee e Signal informant qu’une nouvelle mesure