VHDL – Logique programmable

1/89

Partie 6 - Logique combinatoire – logique séquentielle

VHDL - Logique programmable
Partie 6
 Systèmes combinatoires
 Systèmes séquentiels

Denis Giacona
ENSISA
École Nationale Supérieure d'Ingénieur Sud Alsace
12, rue des frères Lumière
68 093 MULHOUSE CEDEX
FRANCE
Tél.

33 (0)3 89 33 69 00

© D.Giacona

VHDL – Logique programmable

2/89

Partie 6 - Logique combinatoire – logique séquentielle

1.

Systèmes combinatoires ..........................................................................................................................................................................................5
1.1. Blocs combinatoires standards ........................................................................................................................................................................5
1.2. Fonctions arithmétiques réalisées à l’aide d’opérateurs arithmétiques ................................................................................................6
1.2.1. La surcharge des opérateurs arithmétiques .........................................................................................................................................6
1.2.2. Règles d’utilisation des opérateurs dans le paquetage std_logic_unsigned ..................................................................................7
1.2.3. Addition de 2 nombres entiers avec l’opérateur + ...............................................................................................................................8
1.2.4. Addition de 2 nombres entiers avec une retenue entrante ..............................................................................................................9
1.2.5. Addition de 2 entiers avec retenue entrante et retenue sortante ............................................................................................... 10
1.2.6. Addition de 4 nombres