Rapport digicode

Disponible uniquement sur Etudier
  • Pages : 22 (5401 mots )
  • Téléchargement(s) : 0
  • Publié le : 4 septembre 2010
Lire le document complet
Aperçu du document
Le 02/04/2010






Département Electronique et Technologies Numériques

Troisième année

Mini-projet d’Electronique Numérique
Implantation d’une fonction Digicode dans un FPGA

Résumé : ce dossier à pour but de rendre compte du travail effectué lors des séances de mini-projet d’Electronique Numérique. Il exposera tout d’abord les objectifs et finalités de ces travauxpratiques puis s’attachera à détailler toutes les étapes nécessaires à la réalisation finale de la fonction Digicode. |
* Sommaire

Liste des figures 4
Introduction 5
1. Cahier des charges 6
1.1 Principe fonctionnement 6
1.2 Contraintes à respecter 6
1.3 Présentation du matériel 7
2. Architecture globale du circuit Digicode 8
3. Partie 1 : Transcodeur BCD / 7 segments 9
3.1Fonction réalisée 9
3.2 Architecture du circuit 9
3.3 Méthode de test appliquée 9
3.4 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 10
4. Partie 2 : sélection du digit actif 11
4.1 Fonction réalisée 11
4.2 Architecture du circuit 12
4.3 Méthode test appliquée 12
4.4 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 13
5. Partie 3 :balayage périodique des 3 digits 14
5.1 Fonction réalisée 14
5.2 Architecture du circuit 15
5.3 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 15
6. Partie 4 : bloc Multiplexeur 16
6.1 Fonction réalisée 16
6.2 Architecture du circuit 16
6.3 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 17
7. Partie 5 : bloc Choix Chiffre 18
7.1 Fonctionréalisée 18
7.2 Architecture du circuit 21
7.3 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 21
8. Partie 6 : modification du digit sélectionné 22
8.1 Fonction réalisée 22
8.2 Architecture du circuit 26
Conclusion 27
9. Annexe 1 : source VHDL complet 28
9.1 Digicode.vhd 28
9.2 CTRDIV10.vhd 37
9.3 Digicode.ucf 38
10. Annexe 2 : documentationafficheur 7 segments 39
11. Annexe 3 : illustration des différents signaux d’horloge 40
Annexe 4 : vue du circuit synthétisé par ISE pour le décodeur 41
12. Annexe 5 : Check-list à vérifier avant de rendre un rapport. 42

* Liste des figures

Fig. 1 : Le système à concevoir Page 06
Fig. 2 : Vue de dessus de la carte Xilinx Spartan-3 Page 07
Fig. 3 : architecture globale ducircuit Digicode Page 08
Fig. 4 : segments d’un afficheur à anodes communes Page 09
Fig. 5 : Architecture Transcodeur BCD / 7 segments Page 09
Fig. 6 : Circuit synthétisé pour le Transcodeur Page 10
Fig. 7 : machine à états du compteur balayage Page 11
Fig. 8 : architecture sélection digit Page 12
Fig. 9 : Circuit synthétisé pour SELECTION_DIGIT Page 13
Fig. 10 :Evolution de Master_Clock et des deux premiers bits de compteur Page 14
Fig. 11 : Architecture avec balayage périodique des digits Page 15
Fig. 12 : Circuit synthétisé pour le balayage périodique des digits Page 15
Fig. 13 : Architecture avec la gestion du clignotement ajoutée Page 16
Fig. 14 : Circuit synthétisé pour la gestion du clignotement Page 17
Fig. 15 : machine à états duprocess choix_chiffre Page 18
Fig. 16 : machine de Moore pour choix_chiffre Page 19
Fig. 17 : table de transition symbolique pour choix_chiffre Page 19
Fig. 18 : machine à états choix_chiffre_modifié (avec gestion ouverture) Page 20
Fig. 19 : architecture avec sélection du chiffre à modifier Page 21
Fig. 20 : circuit synthétisé pour la gestion du chiffre à modifier Page 21
Fig.21 : automate d’un compteur/décompteur modulo 10 Page 22
Fig. 22 : illustration des dispositifs anti-rebonds et auto-repeat Page 23
Fig. 23 : machine de Moore du process MOIFICATION VALEUR Page 23
Fig. 24 : automate de MODIFICATION VALEUR Page 24
Fig. 25 : architecture avec MODIFICATION VALEUR Page 26
Fig. 26 : Vue générale des segments des afficheurs Page 39
Fig. 27 :...
tracking img