Architecture 16 bits

création. Histoire : Un an après sa naissance, INTegrated Electronics (Intel), dirigée par Robert Noyce, Andrew Grove et Gordon Moore (créateur de la fameuse Loi de Moore en 1965), met au point le 3101, le tout premier module-mémoire bipolaire de 64 bits basé sur des diodes Schottky. En 1970, Intel se pose définitivement à Santa Clara, en Californie, avant de lancer, donc, le fameux 4004, le 15 novembre 1971 précisément. Ses caractéristiques exceptionnelles sont les suivantes : 2300 transistors (un

distantes l’une de l’autre de moins de 2 km. Il existe une version de FDDI sur paire torsadée (TPDDI : Twisted Pair Distributed Data Interface) qui autorise des débits de 100 Mbps sur 100 m. La méthode d’accès est similaire à celle du réseau 802.5 version 16 Mbps. Chaque station doit posséder l’unique jeton pour émettre puis pour générer un nouveau jeton. Les différences avec la version 802.5 sont qu’il n’y a pas de station monitrice, que la synchronisation ne se fait pas par une horloge unique (le réseau

Architectures des ordinateurs Cours 4 Langage machine : assembleur 8086 Eric Garcia 2002 IUT GTR, Montbéliard Références http://lifc.univ-fcomte.fr/~teifreto/ASI-Cours/index.htm http://icps.u-strasbg.fr/~vivien/Enseignement/Archi-20012002/Cours.pdf http://asi.insa-rouen.fr/enseignement/siteUV/se/cours.html http://www-gtr.iutv.univ-paris13.fr/Equipe/viennet/Enseignement/ http://www.lifl.fr/~simplot/ens/archi/ http://worldserver.oleane.com/heissler Plan Architecture d’un processeur

Registres internes Architecture interne du système • Accumulateurs (8 bits) – A, B Bus de lignes) Bus dedonnées données(8(8 bits) • Accumulateur (16 bits) – D = A:B • Index (16 bits) – X, Y CPU/ALU CPU Mémoires Mémoire Entrées/Sorties Entrées/ Sorties Busd’adresses d’adresses (16 Bus (16bits) bits) • Pointeurs (16 bits) – U, S • Compteur de programme (16 bits) – PC • Registre de page direct (8 bits) – DPR BusBus de contrôle (16 bits) de contrôle • Registre de code condition (8 bits) – CCR A.

REGISTRES REGISTRES GÉNÉRAUX REGISTRES DE SEGMENTS REGISTRES D’INDEX (D’ADRESSAGE OU ENCORE OFFSET) REGISTRE FLAGS REGISTRE IP PILE MNÉMONIQUES JEU D’INSTRUCTION INSTRUCTIONS DE TRANSFERT DE DONNÉES INSTRUCTIONS ARITHMÉTIQUES INSTRUCTIONS LOGIQUES (DE BITS) INSTRUCTIONS DE SAUTS DE PROGRAMME INSTRUCTIONS DE CHAÎNE DE CARACTÈRE INSTRUCTIONS DE CONTRÔLE DE PROCESSUS DANS LA PRATIQUE BIBLIOGRAPHIE Introduction à l’Assembleur Historique et création Afin de palier à la programmation binaire ardue

microprocesseur…………………………...4 III- La loi de Moore…………………………………………….6 IV- Le rôle du microprocesseur……………………………....7 V- Le fonctionnement de microprocesseur……………......8 VI- L’architecture de micro processeur……………………...9 1- Architecture RISC…………………………………….9 2- Architectures CISC………………………………….10 B- Partie pratique……………………………………………....11 I- L’évolution des microprocesseurs……………………..11 1- L’évolution de l’architecture…………………...……11 2- Taille de donnée ……………………………………...11 3- Mémoire virtuelle……………………………………

 Système à Microprocesseur 1.1 Architecture interne d’un système à microprocesseur L'architecture interne d'un ordinateur se compose essentiellement de trois blocs: le microprocesseur, la mémoire et les entrées/sorties reliées entre elles par trois bus de communication; le bus de données, le bus d’adresses et le bus de commande. Figure 1-1 Architecture interne d’un ordinateur 1.1.1 Le microprocesseur Un microprocesseur est l'implantation en un seul boîtier, en technologie LSI

Synthèse de cours & exercices corrigés Architecture des réseaux L’exposé des principales caractéristiques des réseaux : protocoles, architectures de communication, réseaux locaux, TCP/IP Une centaine d’exercices avec leurs corrigés détaillés Sur www.pearson.fr : des exercices complémentaires et un chapitre sur la sécurité des réseaux collection Synthex Danièle DROMARD Dominique SERET Informatique Synthèse de cours & exercices corrigés Architecture des réseaux Danièle Dromard Université Pierre

ASR1 bis IUT A de Lille – USTL DUT Informatique 1A 2007–2008 Architecture des ordinateurs TD 2 : Repr´sentation d’un nombre entier relatif e Exercice 1 Repr´sentation des entiers relatifs : signe/module e 1. Donner les intervalles de codage sur 8 bits et sur 16 bits. Dans la suite de l’exercice, on travaille sur 8 bits. 2. Coder les entiers (+97)10 et (−34)10 . 3. D´coder (00110101)2 et (10110101)2 . e 4. Effectuer les additions : (a) 0110 1011 + 1011 1101 (b) 0110 1011 + 1111 0000 (c)

cours & exercices corrigés Architecture des réseaux L’exposé des principales caractéristiques des réseaux : protocoles, architectures de communication, réseaux locaux, TCP/IP Une centaine d’exercices avec leurs corrigés détaillés Sur www.pearson.fr : des exercices complémentaires et un chapitre sur la sécurité des réseaux collection Synthex Danièle DROMARD Dominique SERET Informatique Synthèse de cours & exercices corrigés Architecture des réseaux Danièle Dromard Université