BTS Services informatiques aux organisations – première année
Support système des accès utilisateurs
Devoir 2
Durée estimée : 2 heures
Barème indicatif (sur 40) :
Exercice 1 : 10 points
Exercice 2 : 4 points
Exercice 3 : 6 points
Exercice 4 : 2 points
Exercice 5 : 3 points
Exercice 6 : 3 points
Exercice 7 : 4 points
Exercice 8 : 8 points
Exercice 1 (10 points)
0,5 point par item pour la première question, 4 points pour la seconde
1. L’objet schématisé est un microprocesseur (CPU). Certains mots-clés doivent vous mettre sur la piste comme
ALU, registers, code cache, etc.
Termes à définir (dans le sens des aiguilles d’une montre à partir de "core") :
––Core : coeur du CPU
––Code cache : partie de la mémoire cache de niveau 1 qui contient les instructions récemment exécutées ou les prochaines à exécuter
––Instruction decode and prefetch unit : unité de préchargement et de décodage des instructions (analyse de la partie opérande et opérateur)
––Branch predictor : composant qui cherche à prédire quelles instructions vont être exécutées dans le cas de
82941CTPA02 2/6 structures de programmation de type "SI ALORS SINON". Permet d’alimenter le cache et le pipeline (et donc d’éviter des temps d’attente).
––Integer ALU : unité de calcul sur les nombres entiers
––Registers : registres, petites zones de mémoire internes au CPU utilisées temporairement pour les calculs
––Execution unit : unité d’exécution chargée du traitement des instructions après leur décodage
––Floating Point Unit : unité de calcul sur les nombres réels
––32-bit busses : bus internes (adresses, données, commandes) sur 32 bits de large
––Data cache : partie de la mémoire cache de niveau 1 qui contient les données récemment traitées ou à traiter prochainement ––Level 1 cache : cache de niveau 1 découpé en deux parties (instructions et données)
––Bus interface : interface avec les bus externes (bus système ou FSB)
––64-bit Bus : bus sur 64 bits car en cohérence avec le FSB.
2. Détaillez le cycle d’instruction