Circuit intégré logique

2. Architecture globale du circuit Digicode 8 3. Partie 1 : Transcodeur BCD / 7 segments 9 3.1 Fonction réalisée 9 3.2 Architecture du circuit 9 3.3 Méthode de test appliquée 9 3.4 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 10 4. Partie 2 : sélection du digit actif 11 4.1 Fonction réalisée 11 4.2 Architecture du circuit 12 4.3 Méthode test appliquée 12 4.4 Relevé du nombre de LUTs nécessaires pour la synthèse du circuit 13 5. Partie 3 : balayage

bonne maîtrise en langage VHDL et en circuits FPGA, une connaissance des autres langages de programmation tel que langage C ou le langage JAVA et ainsi une bonne maîtrise des systèmes de télécommunications et des transmissions numériques. Expérience et qualités : Justifier d’une expérience réussie d’au moins 3 ans au sein d’un poste similaire ; Agé entre 25 et 40 ans ; Parfaite maîtrise de français et anglais, l’allemande sera un atout ; Personne intègre, sérieuse et dynamique avec un bon sens

Diplômé en Master Spécialisé : « Electronique, Electrotechnique, Automatique, Informatique industrielle » KADDOUR Mohammed 23 ans, Célibataire. Adresse : Hay Benkirane avenue principale NO 76, Tanger. GSM : (+212) 0678195468 E-mail : md.kaddour@gmail.com Objectif : Contribuer par le biais de mes atouts et mes compétences au développement de l’entreprise et à sa pérennité. Capable de s’intégrer dans les domaines suivants : Electronique Electrotechnique Automatique Electricité Informatique

Electronique Numérique Rapport de Projet : Simulation et test sur cible FPGA 2013/2014 Florent BOUCHERON Introduction Le but de ce projet est de se familiariser avec la conception de circuits numériques et des différentes étapes de simulation et de test sur une cible FPGA. Pour cela, nous développerons et simulerons le système à l’aide du logiciel ISE Xilinx et d’une carte Basys2 de Xilinx. Ce projet se construira étape par étape, en partant de la réalisation d’un simple multiplexeur

KOUKI Marwa Adresse : 21 rue 70 Ezzahrouni Tunis Tél : 71229135 Mob : 20953668 Email : marwa.kouki20@gmail.com Née le 10 déc 1991 à Tunis, 21 ans Célibataire Etudiante en informatique industrielle   .  FORMATION / DIPLOMES Baccalauréat section Math : mention " Bien " juin - 2010 Licence appliquée en informatique industrielle à l'institut supérieur d'informatique (ISI) Spécialité: système embarqué 2010 - 2013 LJKJKJ  PROJET Janvier-Mai 2013

différents composants présents sur la carte offrent la possibilité d’y entrer des données (analogiques ou numériques), de les traiter puis de les restituer. ( 1 ligne de LEDs ( 2 afficheurs 7 segments ( 4 boutons entrées logiques ( 4 borniers entrées/sorties logiques ( 2 convertisseurs analogique-numérique (entrées analogiques) ( 2 convertisseurs numérique-analogique (sorties analogiques) ( 1 Micro-contrôleur avec une liaison série vers un PC ( 1 mémoire FLASH ( 1 mémoire

r´gulation de temp´rature dans une habitae e e e tion”, implique la conception d’un module “Acquisition et affichage de la temp´rature”. Dans le e cadre du d´veloppement de ce module, nous faisons appel ` une carte ´lectronique, munie d’un e a e circuit logique programmable FPGA. Le VHDL, langage de description mat´riel, nous permet e de configurer ce dernier. Ce rapport est une synth`se du travail r´alis´ en VHDL. L’´tude et la r´alisation du syst`me e e e e e e ont ´t´ divis´es en deux parties : “Gestion

structurelle ou comportementale, à tous les niveaux de description. De plus il peut servir non seulement à simuler un système mais aussi à le synthétiser, c'est-à-dire être transformé par des logiciels adaptés (synthétiseurs) en une série de portes logiques prêtes à être gravées sur du silicium. VHDL est l'un des trois grands langages de description de matériel utilisés majoritairement dans l'industrie, avec VHDL et SystemC. Chaque langage a ses propres avantages et inconvénients, ainsi que ses

Point d'étape sur la reconfiguration dynamique partielle des FPGA La reconfiguration partielle des FPGA constitue la future grande évolution des architectures reconfigurables au niveau industriel. Cela donne en effet la possibilité de ne reconfigurer qu’une petite portion du composant programmable sans stopper le fonctionnement des tâches avoisinantes. Moyennant un changement de stratégie de conception, il est alors possible pour une même tâche globale, de paralléliser un maximum de tâche afin

développement sur Nios II se compose de deux étapes distinctes: la phase de conception logicielle et la phase de production matérielle. Altera propose un logiciel appelé "Embedded Development Suite" (EDS) qui contient un environnement de développement intégré complet pour gérer le matériel et le programme en deux étapes distinctes: * Processus de génération de matériel les concepteurs de matériel Nios II utilise le "SOPC Builder" (System-on-a-Programmable-Chip) , un composant de l'environnement Quartus