Tps industriels Grp 2 AP4 BENAZZI Mehdi // MOATASSEM Abdessamad

Encadrer par : EL HARAK Anouar

1-circuit ”additionneur BCD” 1-1 Realisation d’un additionneur binaire 4 bits a-Etude d’un additionneur complet b-Additionneur binaire de deux mots de 4 bits 1-2 Reaslisation d’un additionneur BCD

2-Circuit « Multiplexage + Decodage » 2-1-Etude de multiplexeur 4 x 4bits vers 4 bits a-Multiplexeur 4 x 1 bit vers 1 bit b-Multiplexeur 4 x 4 bits vers 4bits 2-2 Etude du decodeur 1 parmi 4 2-3 etude du decodeur BCD/7seg 3-Montage complet

Réalisation d’un additionneur BCD avec affichage multiplexe

A,b,c,d,e,f,g

Il s’agit de concevoir un système logique permettant d’additionneur deux nombres A et B codes en BCD et d’afficher, a l’aide d’un affichage multiplexe, les deux nombres A et B, et le résultat d’addition BCD.

Multiplexage + Decodage

Additionneur BCD

| | | | | | |
A 4 s4…s1 7

B 4 R

A0
B1

1-Circuit « additionneur BCD » : 1-1 Réalisation d’un additionneur binaire 4 bits : a-etude d’un additionneur complet :
Il s’agit de concevoir un circuit a 3 entrées : les entrées Ai et Bi de l’étage i considère et entrée Ci-1 (retenue de l’étage précédent i-1) et de deux sorties : la somme Si et la retenue Ci.
Additionneur
complet

Ai Si (somme)
Bi
Ci-1 Ci (Retenue)
(Retenue précédente)
La table de vérité : C | A | B | | S | R | 0 | 0 | 0 | | 0 | 0 | 0 | 0 | 1 | | 1 | 0 | 0 | 1 | 0 | | 1 | 0 | 0 | 1 | 1 | | 0 | 1 | 1 | 0 | 0 | | 1 | 0 | 1 | 0 | 1 | | 0 | 1 | 1 | 1 | 0 | | 0 | 1 | 1 | 1 | 1 | | 1 | 1 |

Les