Additionneur

des circuits LSI et VLSI, des réalisations très structurées ont été possibles à l’aide de MUX (sélecteurs de données). Exemple : additionneur complet de 1 bit à l’aide de 2 MUX à 3 entrées de sélection (cf figure I.4). Remarques : 1. pour réaliser une UAL traitant des mots de n bits, il suffit de brancher en cascade n paires de sélecteurs de données (exemple additionneur à 4 bits) ; 2. pour réaliser une autre opération, il suffit de changer les entrées des MUX. 4 Architecture des systèmes à microprocesseurs

  Avec    k : constante de multiplication              Am : Amplitude du message m(t) sinusoïdal              fm : fréquence du message m(t)              Ac : Amplitude de la porteuse              fc : fréquence de la porteuse * Si on utilise un additionneur : on obtient alors un signal BLU inférieure Si le signal m(t) est sinusoïdal, le signal modulé s'écrit alors : Démodulation La démodulation d'un signal modulé à Bande Latérale Unique ne peut se faire  que par détection synchrone. On a un meilleur

: Comparateur (0h15) ..................................................................................... 12 Exercice 4.4. : Ampli non-inverseur (0h30)......................................................................... 13 Exercice 4.5. : Additionneur (0h15)..................................................................................... 13 Exercice 4.6. : Différentiateur (0h30) .................................................................................. 14 Exercice 4.7. : Inverseur

Déterminer l'équation de la sortie S par rapport aux entrées el et e2 . 2) Identifier l'opérateur logique correspondant. 3) Réaliser cette même fonction logique avec des opérateurs NAND à 2 entrées. t S Exercice 3 t On souhaite réaliser un additionneur binaire de 2 bits a et b. S est le résultat de la somme de a et b, et R est la retenue de l'addition de a et b. 1) Donner la table de vérité de cette opération sachant que a et b sont les entrées, R et S sont les sorties de la table de vérité.

· Rg 4 · Rg X Y Z ∗ La condition d’adaptation de la charge à la source impose Z u = Z g . La condition d’adaptation ne dépend pas du mode de représentation de la source réelle (Thévenin ou Norton). 4 Additionneur (voir sommateur) Additionneur (voir sommateur) Additionneur-soustracteur En électronique numérique, un certain nombre d’opérations mathématiques se ramènent à des additions (une soustraction est une addition d’un nombre négatif). Prenons le cas de deux mots binaires A et B

charge est donnée par la partie réelle de la puissance complexe. Nous obtenons : Pacti ve = R (P) = L p= K Nous déduisons l’expression de la puissance complexe : J u · i∗ 2 I p= Z 4 Additionneur (voir sommateur) Additionneur (voir sommateur) Additionneur-soustracteur En électronique numérique, un certain nombre d’opérations mathématiques se ramènent à des additions (une soustraction est une addition d’un nombre négatif). Prenons le cas de deux mots binaires A

· Rg 4 · Rg X Y Z ∗ La condition d’adaptation de la charge à la source impose Z u = Z g . La condition d’adaptation ne dépend pas du mode de représentation de la source réelle (Thévenin ou Norton). 4 Additionneur (voir sommateur) Additionneur (voir sommateur) Additionneur-soustracteur En électronique numérique, un certain nombre d’opérations mathématiques se ramènent à des additions (une soustraction est une addition d’un nombre négatif). Prenons le cas de deux mots binaires A et B

machines électromécaniques furent construites avec des capacités diverses. Elles n’eurent qu’un impact limité sur les constructions à venir. Les premiers calculateurs programmables En 1937, George Stibitz construisit le premier circuit binaire, un additionneur : le Model K. K, pour Kitchen. En effet, il construisit son appareil dans sa cuisine. En 1938, Konrad Zuse commença la construction des premières séries-Z, des calculateurs électromécaniques comportant une mémoire et une programmation limitée

Ze = v e ie Impédance de sortie infinie Impédance d’entrée : Impédance de sortie : Montage suiveur : + vS vS =1 ve v ZS = S iS ε ve 27 II. L’amplificateur opérationnel : montages linéaires Exercices : Montage sommateurs : Additionneur inverseur : R Soustracteur : R ve1 ve2 vei R1 + vS ve1 ve2 R1 + R3 … R2 Ri R2 v + = v e2 vS En utilisant le théorème de superposition : v v v  v S = − R  1 + 2 + ... + N  RN   R1 R 2 R3 R 2 + R3

l’année 1987. La dernière version date de 2002 mais ce cours présente le langage dans la version 1993, correspondant au standard IEEE 1076-1993, qui est supporté par de nombreux outils de simulation et synthèse. Projet de simulation du demi-additionneur avec différentes architectures : L’architecture décrit le fonctionnement souhaité pour un circuit ou une partie du circuit. En effet le fonctionnement d’un circuit est généralement décrit par plusieurs modules VHDL. Il faut comprendre par module