Additionneur

retenue. La somme est égale à : (1) que l’on note simplement La retenue (2). Avec : AND : ET logique, OR : OU logique XOR : OU exclusif On réalise ainsi un demi-additionneur avec 2 entrées et 2 sorties . L’addition binaire est commutative et associative. En étendant cette opération à trois bits x, y et z, on obtient un additionneur complet, avec 3 entrées : et 2 sorties : . 3. Opérations de base sur entiers naturels 3.1. Addition de deux entiers naturels Soit à additionner 2 nombres suites

lesquels il n’y a pas de retenue propagée à prendre en compte; – un circuit correspondant à l’addition des bits de poids supérieur ai et bi, 0 < i < n pour lesquels il faut prendre en compte la retenue ri – 1 propagée depuis le rang i – 1 inférieur. ➤ Additionneur 1 bit pour les bits de poids faible a0 et b0 L’addition des bits a0 et b0 délivre deux résultats : le bit résultat c0 et la retenue propagée vers le rang supérieur r0 : a0 + b0 donne la retenue r0 et le résultat c0 La table de vérité correspondante

base, sont des blocs logiques configurés ou optimisés de sorte à réaliser des fonctions logiques. Altera, nomme les blocs logiques de base ALM Adaptative Logique Module. L’ALM est constitué d’éléments de logique combinatoire, des registres et des additionneurs. L’élément de la logique combinatoire est constitué de 8 entrés et d’un LUT Look Up Table [GIN10]. Voir la figure 1.7. 14 Chapitre I : Les circuits logiques programmables et le VHDL. Figure 1.7 : Constitution interne d’un ALM Adaptative

calcul analogique . . . . . . . . . . . . . . 5.2.1 Sommateur inverseur . . . . . . . . . . . . . . . . . . . 5.2.2 Sommateur non inverseur . . . . . . . . . . . . . . . . 5.2.3 Remarque sur les entrées non utilisées . . . . . . . . . 5.2.4 Additionneur-soustracteur . . . . . . . . . . . . . . . . 5.2.5 Amplificateur à gain variable . . . . . . . . . . . . . . 5.2.6 Montage à gain variable de +1 à −1 . . . . . . . . . . 5.2.7 Augmentation de l’impédance d’entrée d’un montage inverseur . .

géant qui occupait entièrement une salle de 167.3 mètres carrés. Comme organe d’entrée et de sortie, l’ENIAC avait un lecture de cartes perforées. Pour le traitement, il avait un multiplieur, un diviseur, un extracteur de racine carrée et vingt additionneurs. L’ENIAC était composé de modules qu’il fallait assembler à chaque fois qu’on voulait exécuter un programme. Des tables de fonctions et des micro-interrupteurs frontaux devaient aussi être remises à zéro à chaque opération. Cette machine à câbler

rassembler ces entrées/sorties sous la forme d’un bloc unique : bi ai ri−1 Σi ri ci Il est ensuite possible de cascader n de ces blocs pour réaliser un additionneur à n bits ; par exemple avec n = 3 on peut faire : b3 a3 r2 b2 a2 r1 b1 a1 r0 b0 a0 0 Σ3 Σ2 Σ1 Σ0 r3 c3 r2 c2 r1 c1 r0 c0 Cet additionneur est simple à construire, mais peu performant car la retenue doit être (( propagée )) d’un bloc à l’autre. 2. Soustraction de deux entiers naturels On considère

L (t ) - R ( t ) L (t ) [ L ( t ) - R ( t ) ] cos 2 π 2 f + Soustracteur X - Doubleur de Fréquence Oscillateur f CP t CP Multiplicateur = 19 kHz K cos 2 π f CP + + Additionneur + t m (t ) Modulateur FM R (t ) + Additionneur + L ( t ) + R (t ) M (f ) M K M 2 0 f ( kHz ) 15 L(t )+ R (t ) 19 23 38 53 [ L ( t ) - R ( t )] cos 2 π 2 f t CP 8. Annexe 19 Electronique Analogique A la réception

rassembler ces entrées/sorties sous la forme d’un bloc unique : bi ai ri−1 Σi ri ci Il est ensuite possible de cascader n de ces blocs pour réaliser un additionneur à n bits ; par exemple avec n = 3 on peut faire : b3 a3 r2 b2 a2 r1 b1 a1 r0 b0 a0 0 Σ3 Σ2 Σ1 Σ0 r3 c3 r2 c2 r1 c1 r0 c0 Cet additionneur est simple à construire, mais peu performant car la retenue doit être ✭✭ propagée ✮✮ d’un bloc à l’autre. 2. Soustraction de deux entiers naturels On considère

). On peut alors rassembler ces entrées/sorties sous la forme d’un bloc unique : bi ai ri−1 Σi ri ci Il est ensuite possible de cascader n de ces blocs pour réaliser un additionneur à n bits ; par exemple avec n = 3 on peut faire : b3 a3 r2 b2 a2 r1 b1 a1 r0 b0 a0 0 Σ3 Σ2 Σ1 Σ0 r3 c3 r2 c2 r1 c1 r0 c0 Cet additionneur est simple à construire, mais peu performant car la retenue doit être ✭✭ propagée ✮✮ d’un bloc à l’autre. 2. Soustraction de deux entiers naturels On considère deux nombres

rassembler ces entrées/sorties sous la forme d’un bloc unique : bi ai ri−1 Σi ri ci Il est ensuite possible de cascader n de ces blocs pour réaliser un additionneur à n bits ; par exemple avec n = 3 on peut faire : b3 a3 r2 b2 a2 r1 b1 a1 r0 b0 a0 0 Σ3 Σ2 Σ1 Σ0 r3 c3 r2 c2 r1 c1 r0 c0 Cet additionneur est simple à construire, mais peu performant car la retenue doit être (( propagée )) d’un bloc à l’autre. 2. Soustraction de deux entiers naturels On considère