Additionneur

1 Systèmes temps réel: langages de programmation de systèmes temps réel Claire Pagetti claire.pagetti@enseeiht.fr IN2 - 2014 ENSEEIHT - Département Télécommunication et Réseaux 2, rue Camichel, 31000 Toulouse 2 Objectifs du cours •Introduction au temps réel: –Qu’est-ce qu’un système temps réel? •Exemples de langages de programmation temps réel – SDL (System Description Language) – Lustre – Scade • Introduction aux automates temporisés •Introduction aux RTOS •Introduction à l’ordonnancement i

Généralités sur les microprocesseurs et les interfaces, Jamal KHALLAAYOUNE 27 Ce document a été fabriqué par PDFmail (Copyright RTE Software) http://www.pdfmail.com Opérations Arithmétiques en Binaire Addition en BCD: Solution Hardware Additionneur BCD sur 3 Digits : A(12 bits) + B(12 bits) = Résultats sur 4 Digits 03/11/2009 Généralités sur les microprocesseurs et les interfaces, Jamal KHALLAAYOUNE 28 Ce document a été fabriqué par PDFmail (Copyright RTE Software) http://www.pdfmail

vérité • 2 - L'équation (somme de produits) A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 R 0 1 1 0 C=A.B R = AB/+A/B = A ⊕ B • 3 - Schéma – portes ET OU NON 22/08/00 Architecture des Ordinateurs 70 Conception d’un additionneur 1. La table de vérité 2 L'équation R=A/B/C+A/BC/+AB/C/+ABC C+=A/BC+AB/C+ABC/+ABC 3. Schéma avec des portes nands (R) R = (A/B/C+A/BC/+AB/C/+ABC)// R =((A/B/C)/.(A/BC/)/.(AB/C/)/.(ABC)/)/ 22/08/00 A 0 0 0 0 1 1 1 1 B 0

fonctionnement du 74LS155 4. L'ADDITIONNEUR : 4.1- Le demi-additionneur : C'est un circuit permettant d'effectuer l'addition de deux bits A et B pour générer leur somme  et leur retenue C (Carry) comme le montre le schéma et la table de vérité de la figure 12 : Fig. 12 : Le Demi-Additionneur A B 96 ½ ½   C F o n c t i o n T r a i t e r ENTREES B A SORTIES  C 0 0 0 0 0 1 1 0 1 1 0 0 1 1 0 1 Fig. 13 : Le Demi-Additionneur A partir de la table de vérité, on peut écrire les deux

classe B Étage simple classe C Push-pull classe B Transistors en parallèle, Darlington © Dunod. La photocopie non autorisée est un délit. CHAPITRE 18 • CONTRE-RÉACTION 147 18.1 18.2 18.3 18.4 18.5 147 148 150 150 151 Additionneur et soustracteur Gain de boucle, stabilité, marges de phase et de gain Étude des pôles Correction par circuit à avance de phase Effets de la contre-réaction CHAPITRE 19 • AMPLIFICATEUR OPÉRATIONNEL 153 19.1 19.2 19.3 19.4 19.5

ensemble de lignes utilisées pour interconnecter des éléments d'un ordinateur (registres, mémoires, ...). • Son rôle est d'assurer le transport de l'information d'un élément à l'autre. D 3 = Dg .Q 2 + Dg . Dd . SR + Dg . Dd .Q 3 Un bus Additionneur D 2 = Dg .Q 1 + Dg . Dd .Q 3 + Dg . Dd .Q 2 D 1 = Dg .Q 0 + Dg . Dd .Q 2 + Dg . Dd .Q 1 D 0 = Dg . SL + Dg . Dd .Q 1 + Dg . Dd .Q 0 registre Comparateur 45 Repré Représentation simplifié simplifié d’un bus exemple : sur 8 bits

variables sont a=1, b=2, c=3, d=0, et qu'un événement d=4 arrive, le timing de l'exécution serait: temps 0 10 10 10 10 delta +0 +0 +1 +2 +3 a b c d 1 2 3 0 1 2 3 4 1 2 4 4 1 4 4 4 4 4 4 4 Eduardo Sanchez 48 Synthèse d'un système combinatoire •
Additionneur de deux nombres à deux bits: x1 x0 y1 y0 AddLog s2 s1 s0 library ieee; use ieee.std_logic_1164.all; entity AddLog is port (x1, x0, y1, y0 : in std_logic; s2, s1, s0 : out std_logic); end AddLog; Eduardo Sanchez 49 architecture table of

fonctionnement du 74LS155 4. L'ADDITIONNEUR : 4.1- Le demi-additionneur : C'est un circuit permettant d'effectuer l'addition de deux bits A et B pour générer leur somme  et leur retenue C (Carry) comme le montre le schéma et la table de vérité de la figure 12 : Fig. 12 : Le Demi-Additionneur A B ½ ½  C ENTREES B A 0 0 1 1 0 1 0 1 SORTIES  C 0 1 1 0 0 0 0 1 96 F o n c t i o n T r a i t e r Fig. 13 : Le Demi-Additionneur A partir de la table de vérité, on peut écrire les

représente la durée, K – un paramètre multiplicateur de la durée d’un élément de l’antécédente, K’ – un paramètre multiplicateur de la durée d’un élément de la succédant, K’’ – un paramètre additionneur, ❖ Quand on utilise et la formule de calcul des contraintes, un sous-ensemble de planification pour la construction d’un ouvrage, peut être figure dans une table : [pic] VI. CALENDRIERS ET MARGES Définition : un calendrier

y 0 1 0 1 s 0 1 1 0 , , TABLE DE, Représentation et Simplification des Formule VERITE . La table de vérité est un tableau qui permet de décrire la sortie en fonction des différentes entrées qui existent. Exemple : additionneur complet A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 R 0 0 0 1 0 1 1 1 ? = ?⨁?⨁? ? = ?. ? + ?. ? + ?. ? Représentation et Simplification des Formule ,