Pile d'exécution

doc, imprimé à Montréal, le 06 novembre 1995 TABLE DES MATIÈRES 2. Écrire un Programme Opérationnel en Assembleur  2.1 Les langages de programmation  2.2 La programmation d’un microprocesseur  2.3 Jeux d’instructions du 6809  2.4 Durée d’exécution d’un programme  2.4.1 Boucle de délai  2.5 Les champs d’un programme en langage assembleur  2.6 Comment rédiger un programme  2.6.1 Description de la tâche  2.6.2 Algorithme  2.6.3 Ordinogramme  2.6.4 Conseils pratiques pour la réalisation

EST-SALE Structure des données en C TP1- Pile Mme F.Guerouate Exercice 1 Fonction: Gestion d'une pile d'entiers - Cet exercice a pour but de comparer les codages d'une application effectués en C (en utilisant une structure). Structure : Généralités pour la gestion d'une Pile d'entiers - La pile est gérée au travers d'une "structure" stPile comportant : -- un tableau nommé aTab d'entiers -- un entier non signé wDim (la taille du tableau) -- un entier non signé wSP (l’indice

qui doivent être retardées •  Gain de 2 entre 486 et PENTIUM T. Paquet Architectures des microprocesseurs Master I 14 6. Parallélisme d’instructions •  6.3. Architecture superscalaire –  Problème de l’architecture en pipeline: les temps d’exécution de l’étage 3 est parfois plus rapide que celui de l’étage 4. –  Solution: On met dans le pipeline des unités de traitement en parallèle au niveau de l’étage 4. C’est un début de parallélisme de traitement au niveau processeur –  Mise en œuvre dans

données : μP 16 bits * 20 bits d’adressage: 1 MO d’espace mémoire adressable. 2 unités fonctionnant en parallèle: * L’unité d’interface de bus: recherche les instructions en mémoire et les range dans une file d’attente * L’unité d’exécution: exécute les instructions contenues dans la file d’attente. Les deux unités fonctionnent simultanément: exécution rapide. Registres internes du 8086: 14 registres répartis en 4 groupes: * Registres généraux: 4 registres sur 16 bits

Taille des service (ROM) | 4 Ko | Taille des services (RAM) | 121 octets | Taille de la pile hardware | 32 appels de fonctions | Taille de la pile software | 128 octets | Temps de latence du l’ordonnanceur | 24, 5 µs (Freq = 40 MHz) | Nombre de tâches | 16 | Nombre d'évènements par tâche | 8 | Nombre de priorités | 15 | Nombre de timers logiciels | Pas de limites | Taille (contexte+pile) d'une tâche | entre 128 et 256 octets | Le PICos18 utilise C18 le compilateur C de

indicateur d'état (flags), ce registre donne l'état du microprocesseur à tout moment. le compteur de programme (PC, Program Counter), il contient l'adresse de la prochaine instruction à exécuter. le pointeur de pile (SP, Stack Pointer), c'est le pointeur d'une zone spéciale de la mémoire appelée pile où sont rangés les arguments des sous-programmes et des adresses de retour. une unité de contrôle qui commande l'ensemble du microprocesseur en fonction des instructions du programme. 2)le séquenceur le

. . . . . . . . . . . . Exemple d’utilisation de l’algorithme T RI -I NSERTION. . . . . . . . . . . . . . . . . . . . . . . . . . Méthode de résolution du jeu des tours de Hanoï. . . . . . . . . . . . . . . . . . . . . . . . . . . . . Exemple d’exécution de l’algorithme dérécursivé. . . . . . . . . . . . . . . . . . . . . . . . . . . . . Algorithme F USIONNER. . . . . . . . . . . . . . . . . . . Algorithme T RI -F USION . . . . . . . . . . . . . . . . . . Exemple de tas. . . . . . . . . . . . .

UML Modèle logique Modèle physique 2 Conception Deux niveaux de conception : • Logique : indépendante de l’environnement • de réalisation. Physique : liée à des particularités des langages de programmation ou de l’environnement d’exécution Chap.3 : UML 3 Les concepts sous-jacent à la conception La phase de conception vise à : déterminer quels seront les composants du logiciel à développer, préciser les caractéristiques de ces composants, concevoir les algorithmes permettant

reconnaissant envers l’équipe du chantier, notamment Fernand, Anthony… Mes remerciements vont également à Monsieur Basile Leconte de l’entreprise Soletanche-Bachy et Monsieur Tobias Meschenmoser de SIF pour leurs précisions concernant les méthodes d’exécutions. Je tiens à remercier Monsieur Steve Monthoux du bureau d’ingénieur Conus & Bignens pour avoir l’amabilité de m’accueillir sur le site et de m’avoir transmis les données nécessaires aux dimensionnements. Je remercie également Madame Marie

soustraction, complément à deux et multiplication. L’ALU peut également effectuer des décalages à droite ou à gauche. 6.2 Les registres du 6809 : Registres pointeurs : - X : Registre d’index - Y : Registre d’index - U : Pointeur de pile de l’utilisateur - S : Pointeur de pile du système PC : Compteur de programme -6- Cours du MC 6809/Pr. A. SERTI Accumulateurs : - A : Accumulateur de 8 bits - B : Accumulateur de 8 bits - D : Accumulateur de 16 bits (AB) Registre de page direct DPR Registre