Bit

TD est de représenter le flottant 0.1 en simple et double précision en remarquant son développement binaire périodique. En simple précision les nombres sont codés sur 32 bits, dont 1 bit de signe, 8 bits d'exposant et 23 bits de mantisse. En double précision les nombres sont codés sur 64 bits, dont 1 bit de signe, 11 bits d'exposant et 52 bits de mantisse. Sachant ceci, le nombre que nous cherchons doit avoir une période comprise entre 12 et 26. Tout d'abord, pour mieux comprendre, nous

direction associés. Les port A, B, C sont aux adresses 5, 6, 7 (l'assembleur le sait, il n'y a pas besoin de le lui dire). Les registres de direction TrisA, TrisB et TrisC définissent si le Fig 1 Modèle pour les ports et les 2 mémoires du PIC 16F870 bit du port est en entrée ou en sortie, comme on verra plus loin. Une mémoire en écriture et lecture prolonge la zone des entrées-sorties et registres de contrôle et stocke les variables (compteurs, registres de calcul, valeurs temporaires). Les instruction

combinaisons possibles avec 1 bit ? 2 (0 ou 1) Combien de combinaisons possibles si une information est codée sur 2 bits ? 4 (22) 00 01 10 11 Combien de combinaisons possibles si une information est codée sur 4 bits ? 16 (24) 0000 0001 0010 0011 Combien de combinaisons possibles si une information est codée sur 1 octet (8 bits) ? 256 (28) 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 En anglais: bit = bit octet = byte (bit est la contraction

octet de contrôle (SLA+R/W), l’esclave répond ! Pour sélectionner un esclave, lorsqu’il a pris le contrôle du bus, le maître envoie un premier octet (octet de contrôle noté SLA+R/W). Cet octet est constitué : - d’une adresse (SLA) sur sept bits, - d’un bit de lecture (Read)/écriture(Write) (R/W) qui indique si le maître souhaite faire une opération de lecture ou d’écriture. Simultanément, le maître génère le signal d’horloge SCL comportant neuf périodes. 1 2 3 4 5 6 7 8 9 SCL Acquittement (ACK)

Additionneur demi-bit  Exemple de circuit : un additionneur demi-bit  Réalise l'addition de 2 nombres codés chacun sur 1 bit  Doit pouvoir gérer l'éventuel débordement  Table de vérité du circuit avec :   S : la somme des 2 bits  R : la retenue | x | y | S | R | +­­­+­­­+­­­+­­­+ | 0 | 0 | 0 | 0 | | 0 | 1 | 1 | 0 | | 1 | 0 | 1 | 0 | | 1 | 1 | 0 | 1 | Note : on parle de « demi-bit » car ne prend pas en compte une retenue en entrée (voir suite) 20 Additionneur demi-bit  Fonctions

types (texte, nombres, etc.) mais elles sont toujours représentées et manipulées par l’ordinateur sous forme binaire. Toute information sera traitée comme une suite de 0 et de 1. L’unité d’information est le chiffre binaire (0 ou 1), que l’on appelle bit (pour binary digit, chiffre binaire). Le codage d’une information consiste à établir une correspondance entre la représentation externe (habituelle) de l’information (le caractère A ou le nombre 36 par exemple), et sa représentation interne dans la

fixe apporte une erreur qui peut, dans certains cas, ne pas être négligeable. Représentation des nombres signés par leur valeur absolue et leur signe C'est naturellement la première représentation qui vient à l'esprit. Il suffit d'affecter un bit pour le signe et d'attribuer par convention la valeur 0 au signe + et la valeur 1 au signe -. Ainsi le nombre +32 s'écrira dans le système binaire : [pic] et le nombre -32 : [pic] Autres exemples : Le nombre + 9,750 s'écrit : [pic] et - 9

Le terme bit (b avec une minuscule dans les notations) signifie « binary digit », c'est-à-dire 0 ou 1 en numérotation binaire. Il s'agit de la plus petite unité d'information manipulable par une machine numérique. Avec un bit il est ainsi possible d'obtenir deux états : soit 1, soit 0. Grâce à 2 bits, il est possible d'obtenir quatre états différents (2*2) .Avec 3 bits, il est possible d'obtenir huit états différents (2*2*2) . b. Poids des bits : Dans un nombre binaire, la valeur d'un bit, appelée

additionneur complet b-Additionneur binaire de deux mots de 4 bits 1-2 Reaslisation d’un additionneur BCD 2-Circuit « Multiplexage + Decodage »  2-1-Etude de multiplexeur 4 x 4bits vers 4 bits a-Multiplexeur 4 x 1 bit vers 1 bit b-Multiplexeur 4 x 4 bits vers 4bits 2-2 Etude du decodeur 1 parmi 4 2-3 etude du decodeur BCD/7seg 3-Montage complet Réalisation d’un additionneur BCD avec affichage multiplexe A,b,c,d,e,f,g Il s’agit de concevoir

for HM305-2, HM404, HM407, HM1004-2, HM1505-2, HM1507, HM1507-2 Command: PC -> Scope CURCFG? (3.24 (3 Acknowledgment Scope -> PC CURCFG: (array) Description Delivers CURSOR CONFIGURATION Activates and deactivates single cursor functions. (Bit = 1 activates the function) function 1. Byte: D0 frequency D1 delta t D2 time cursor D3 amplitude cursor D4 amplitude difference D5 amplitude maximum D6 amplitude minimum D7 amplitude peak to peak readout f ∆t CX CY ∆Y Y? Y? Ypp Y= Y˜ dimension Hz s